引言：近年来，高速雷达技术得到了迅速地发展和普及，其性能、精度和分辨率都有了很大提高，而且在军用和民用领域都有广泛地应用。由于高速雷达信号处理具有实时性要求高、处理速度快等特点，传统的数字信号处理器（DSP）已经无法满足其要求。因此，人们提出了在 FPGA上进行信号处理的方法。FPGA具有易于实现、运行速度快、功能强大、易于集成等优点，使其成为雷达信号处理系统中最重要的器件之一。

一、FPGA在雷达信号处理中的基础知识

1.1 FPGA的概念和特点

FPGA （Field Programmable Gate Array）即现场可编程门阵列，是一种专门设计的可编程逻辑器件，它具有灵活性高、开发周期短、功耗低、可靠性高、集成度高、易于大规模生产等优点。它的基本构成单元是在芯片上按照预先定义好的逻辑器件结构进行排列，并在其内部集成了大量的晶体管和逻辑门。FPGA有两种基本结构：现场可编程门阵列（Field Programmable Gate Array, FPGA）和现场可编程门阵列（Field Programmable Gate Array, XGA）。

1.2 雷达信号处理的基本原理

雷达信号处理，也称为雷达信号检测，主要是通过数字信号处理技术，对雷达发射的电磁波进行采样和量化，然后进行相应的数字运算，再通过计算机对处理后的信号进行相应的数据传输和存储。雷达信号处理，就是把收到的雷达信号进行采样和量化后，用数字方式来表示。具体来说，就是通过数字方式对雷达接收到的电磁波进行采样和量化，然后再将数据通过数字方式转化成相应的电脉冲或数字波形输出。对于雷达来说，收到的电磁波就是发射波或者回波。根据接收到电磁波的频率不同，雷达接收到的电磁波分别为：X、Y、Z三个方向。

1.3 FPGA在雷达信号处理中的应用

随着雷达技术的不断发展，雷达信号处理系统越来越复杂，对于速度和实时性的要求也越来越高。在高速实时处理系统中，需要实现各种数字信号处理算法，而这些算法往往是在 DSP芯片上实现的。DSP芯片一般采用流水线结构或并行结构来实现处理，这样可以提高算法的速度和效率。FPGA芯片由于其结构简单、运算速度快、灵活性好等特点，广泛应用于雷达信号处理领域。

二、FPGA在高速雷达信号处理中的优化算法研究

2.1 FPGA在高速雷达信号处理中存在的问题

传统的 DSP结构无法满足高速雷达信号处理的要求，因为 DSP结构有自身的局限性。首先，传统 DSP采用流水线技术来提高计算速度，但是其资源消耗比较大，与 FPGA相比，成本较高。其次，传统 DSP一般采用多路并行处理技术来实现高速数据传输，但是由于 DSP运算速度较高，而 FPGA处理速度较慢，所以需要很长的时间来实现数据传输。最后，传统的 DSP系统中，硬件资源和软件资源相互独立。由于 FPGA对计算资源的需求较大，如果将其分配给 CPU进行处理，将导致系统资源不足。

2.2 FPGA在高速雷达信号处理中的优化算法

针对 FPGA在高速雷达信号处理中存在的问题，我们提出了一种优化算法： FIFO调度算法。FIFO调度算法是在对 FPGA资源充分利用的基础上，为提高系统处理速度而采用的一种调度算法。FIFO调度算法主要是利用 FPGA中的 RAM、 FIFO以及内部数据处理单元，为 FIFO模块提供相应的数据，从而实现对 FPGA资源的充分利用，提高系统运行效率。

三、FPGA在高速雷达信号处理中的优化硬件设计

3.1 FPGA硬件优化设计的原则

在对 FPGA的硬件设计时，需要遵循以下原则：第一，要保证系统运行的可靠性，在进行硬件设计时，需要保证系统运行的可靠性和稳定性，这是实现对 FPGA性能提升的前提；第二，要保证设计的合理性，在进行 FPGA硬件设计时，需要从实际情况出发，选择最合理的电路结构；第三，要保证功能和性能之间的协调统一，在进行 FPGA硬件设计时，要充分考虑系统的功能和性能之间的关系；第四，要保证资源合理配置和使用效率的提高；第五，要保证器件和工艺设计之间的协调统一；第六，要考虑到系统设计中所涉及的电磁兼容性问题。

3.2 FPGA在高速雷达信号处理中的硬件优化设计

首先，要对 FPGA中的数据进行排序，在完成排序工作后，才能将数据输出到外部。在对数据进行排序时，要先对输入的数据进行一次写操作，之后将其存储到 FIFO中。在对数据进行排序时，需要按照从大到小的顺序，而且在进行排序时不能打乱顺序。当输入数据量较大时，可以采用流水操作的方式。其次，要将输入的信号控制在一个合理的范围内，并尽可能地减少所需处理的数量。

4.1 实验环境和数据集

实验环境采用Xilinx公司的FPGA，所选平台为Xilinx Zynq-Ultrascale+ ZU28DR RFSoC，其支持多路ADC和DAC通道，高达5GSPS采样率。实验所用的数据集来自于雷达回波信号，该数据集由六部雷达组成，分别是FM324、FM322+、FM323++和FM324+。雷达的天线尺寸为4米×4米×3米，天线的频率范围在10~400 MHz之间，雷达的探测距离可达70-80公里。

4.2 实验设计和方法

实验目的：通过本课题的研究，验证 FPGA在高速雷达信号处理中的应用及优化，为后续的工程应用提供技术支持。

实验方法：采用传统的 FFT算法与基于 FPGA的优化后 FFT算法，在相同条件下，对目标回波数据进行 FFT计算。为验证 FPGA对高速雷达信号处理的优化效果，本课题采用以下方法对两种算法进行比较。

目标距离、速度和角度估计：分别使用传统的 FFT算法、基于 FPGA的优化后 FFT算法，对回波数据进行处理，得到目标距离和角度估计结果。

（a）回波数据；（b） FFT运算结果

4.3 实验结果分析

从上述实验结果可以看出，本文提出的基于 FPGA的高速雷达信号处理方法不仅在系统参数配置、资源占用、代码优化等方面具有一定优势，而且在系统参数配置方面也具有较强的灵活性。为了更好地理解基于 FPGA的高速雷达信号处理方法的性能，将上述系统参数配置方法与采用通用 DSP的高速雷达信号处理方法进行比较。在本系统中，由于采用了 FPGA器件，将处理器和 DSP的计算能力进行了有机结合，不仅能使算法在硬件资源占用方面具有更好的性能，而且在软件层面也能使算法具有更强的灵活性。

五、总结

随着雷达信号处理的需求越来越大， FPGA在雷达信号处理中的优势越来越明显，因此，为了适应雷达信号处理的需求，雷达信号处理技术将不断发展和改进。本文基于 FPGA设计了一种高速雷达信号处理系统，针对该系统的特点和要求，采用了一种改进的 FIR滤波器组算法和一种基于 FPGA的优化算法。仿真结果表明：该算法能够有效地解决传统 FIR滤波器组算法计算量大、灵活性差等问题。同时，该系统还具有体积小、结构简单、易于实现等优点。

参考文献

[1] 基于多核DSP的雷达信号分选设计与实现[J]. 秦令令；陆满君；陈涛；张文旭.,2020(04)

[2] 基于FPGA和多核DSP的雷达信号处理架构设计. 郑东卫；白亚莉.,2023(02)

[3] 基于国产化DSP的雷达信号处理软件设计. 喻荣梅；李涛；吕潇君.,2020(14)

·